如今GlobalFoundries,Intel,三星,台积电都在争先恐后地谋划要在2018-2020这一时间段内,将EUV投入7/5nm制程芯片的大批量生产,镁光,三星与SK海力克斯这些存储芯片厂商还计划将EUV应用到1xnm存储芯片的生产制造中去.
不过即使是目前看来,要想将EUV投入大批量生产,仍然有几项技术挑战需要克服,同时启用EUV之后带来的利与弊也是厂商们需要仔细斟酌考虑的.
根据业界最新的意见,EUV技术的发展应用现况和利弊分析如下:
•ASML公司目前正在安装首台量产型EUV光刻机,所配用的是期待已久的250W光源,这台机器预计今年底会准备完成.不过持续运行时间方面仍有不足;
•光阻胶材料特性方面,仍然很难满足目前EUV量产的需求,虽然这方面的特性需求可以进行放宽,但由此又会带来产能的下降,于此同时,放宽特性后的光阻胶还会导致制程变差增加,乃至形成错误图像等问题;
•EUV光刻机所用的光罩膜还无法适应大批量生产的需求.光罩膜的作用是防止尘埃等杂质落在光罩本体上.这样厂商只有两种选择:一是继续等待光罩膜完善,二是放弃使用光罩膜(至少在初期放弃);
就算这些问题都不存在,目前芯片厂商也只能将EUV光刻机应用到7nm制程产品的部分生产中.而到5nm制程,目前的EUV技术还不够完善,不能够满足5nm制程工艺的严苛要求,业者仍需要花费时间和钱财来解决EUV工艺的完善问题.
Stifel Nicolaus的分析师Patrick Ho表示: "距离EUV技术投入大批量生产的日子已经越来越近了, 不过还有一些技术问题需要解决.同时芯片厂商方面,对待EUV会在哪些电路层被投入使用这个问题上,大家也是各有自己的算盘.Intel表现的较为保守,而三星则相比之下积极很多,两者都想在存储芯片,代工/逻辑芯片制造中使用EUV技术.我个人认为,到台积电启用5nm节点制程时(也就是大概2020-2021年间),EUV技术会最终投入大批量生产."
显然,EUV还需要代工客户再等待一段时间,为了帮助业界更多地了解这种工艺技术的状况和优劣,Semiconductor Engineering网站特别策划了此文,以分析这项技术目前的发展状态,分析EUV光刻机四大系统:扫描工作台/光源/光阻胶/光罩体系的优缺点.
为什么要采用EUV技术?
目前芯片厂商还在使用193nm光刻机来制造芯片,然而实际上193nm液浸光刻技术本身在80nm节距(半节距长度40nm)就已经达到极限.因此在22/20nm节点,芯片厂商开始将193nm液浸技术和各种多重成像技术结合起来使用,以突破40nm极限.多重成像技术一般都包含有多次光刻/蚀刻/淀积工序.
图1:用自对准侧墙工艺来确保光罩对准
图2:双重成像工艺
多重成像技术虽然可以解决极限节距问题,但又带来工序繁复,因此增加成本和生产周期时间的问题.要解决成本和周期时间问题,就需要EUV技术的帮助.不过由于EUV在7nm节点启用的初期阶段还不够成熟,因此厂商们不得不先用浸没式光刻+多重成像技术来应急.大家都希望7nm节点的中晚期阶段能够用上EUV光刻,而到5nm节点,EUV则会是必备之选.
D2S的高管Aki Fujimura表示:"虽然传统的液浸+多重成像技术成本方面不是最好的选择,但它们在7nm节点还算实用.大家都希望能在7nm节点的产能爬坡期用上EUV,当然是在不必改变电路设计准则的基础上.而到5nm节点,如果还用不上EUV,全靠传统技术几乎没有什么实用性可言."
按GlobalFoundries的说法,按他们早期的计划,EUV在7nm节点会被用来制作触点和过孔结构,对这类结构而言,如果在7nm节点采用传统技术,则需要为每个电路层准备2-4个光罩.
如果启用EUV,则不论是7nm还是5nm节点,都仅需要1个光罩即可.这样理论上来说,就可以起到简化工艺流程,减少生产周期时间的作用.按照ASML的说法,生产周期时间可以减少30天左右.
GlobalFoundries的高管Gary Patton表示:"能用单光罩取代复杂的四重/三重成像工艺,这是EUV的一大优势,同时还不需要改变电路的设计准则,这样我们的客户就可以享受到周期时间和更高良率的优惠.因此在合适的时候,我们会将EUV技术应用到金属层的制作上."
这样看来,在7nm节点EUV技术应该不需要配合多重成像技术就可以满足要求.但到5nm节点,由于芯片尺寸进一步微缩,因此很可能需要EUV+多重成像的组合,这样制造工艺的复杂性和成本的高昂程度会达到极高的水平.
EUV工艺的先行者们希望能在7nm节点中的2019-2020年间启用EUV技术.GlobalFoundries的高管Harry Levinson表示:"我们正在试图拉近这个时间.四家主要的芯片厂商都想努力在未来一两年内达成这个目标.现在的问题只在于谁将是首家做成这件事的人."
问题的根源
然而,根据这几年的实践经验,要将EUV尽快投入大批量生产,其困难程度要比人们之前所想象的要大得多,一切皆源于EUV那令人难以置信复杂程度.
图3 EUV光刻机内部结构简图
(附带一提,图中的扰流叶片是为阻挡收集锡滴挥发后的残渣而设置的.阻挡搜集的残渣再使用氢自由基气体喷嘴进行清洗消除.通常人们把EUV光源中带有扰流叶片的部分称为"Baffel".凹面镜部分也有类似的问题,也需要使用气体喷嘴清洗残渣,不过没有扰流叶片结构.)
在EUV光刻机中,首先需要使用光源将等离子体转换为13.5nm的光线,然后这些光线需要经过一套总数10个的多层反射镜反射.人们通常将其中光罩前的部分称为可编程照明器(programmable illuminator),光线经过光罩反射后,再投射到后级的6个多层反射镜上,最后才以斜率6%的状态到达摆放在扫描工作台上的芯片表面.
图4 精确对准的反射光路
最主要的挑战是光源.光源功率必须能够保证扫描工作台能以够快的运动速度移动芯片,这样才能具备经济性.
EUV要想投入大批量生产,扫描工作台上方的光线输出必须能够产生250W水平的功率,如此才能满足每小时125片芯片(125wph)的产能目标.
要达到这样的要求,人们花费了很长时间才做到,比原先预计的时间长许多.不久之前,光源仅能产生10W功率,后来在ASML的努力下才慢慢达到80乃至125W的水平,对应的产能分别为60wph和80wph.
就拿目前ASML正在组装的NXE:3400B极紫外光刻机来说,该机型的数值孔径0.33,分辨率13nm.ASML公司高管Roderik van Es透露:"说到这套系统的成像能力,我们成功制出了13nm宽的LS结构和16nm宽的IS结构."(LS指的是线条+间隔结构,IS则指的是孤立线条的结构).
按最早的计划,这款光刻机配用的是140W光源,这样产能水平在100wph左右.不过最近ASML展示了一款250W功率的光源,据Es透露,该光源的工业化版本会在今年年底开始发售.
不过即使配用了250W光源,光刻机的持续工作时间仍然是一个问题.传统的193nm光刻机可以在250wph或更高一点的产能水平下持续不停地进行生产.而相比之下,预生产型的EUV光刻机持续工作时间则只有前者的70~80%水平.
Stifel Nicolaus的分析师Ho介绍说:"机器的可用时间,换句话说机器维护前能持续运行多久,仍然令厂商们担心,特别是Intel,他们要求的持续运行时间率是90%."
NXE:3400B的实际运行状况还有待观察,假如将来持续运行时间方面不符合要求的话,那么恐怕就要考虑采购冗余设备等措施.而这种昂贵的方案显然是芯片厂商要力求避免的.毕竟每台EUV光刻机的采购费用可能达到1.25亿美元,而相比之下传统193nm液浸设备的费用只有7千万美元左右.
光阻胶的问题
多年以来,EUV光刻机的光源一直是EUV投入量产使用的头号挑战,不过现在,这顶头号挑战的帽子已经转移到光阻胶头上.
EUV所用的光阻胶可分为两大类,一类是已有三十多年历史的基于化学放大效应的光阻胶(chemically amplified resists : CAR),另一类是基于金属氧化物材料的光阻胶.CAR光阻胶利用的是扩散效应,而较新的金属氧化物光阻胶则是基于氧化锡的化合物.
而衡量光阻胶的性能时,常常会遇到三个相互制约的性能参数组成的所谓RLS性能三角形,R代表光阻胶的分辨率,L代表线粗糙度LER,S则代表光阻胶的敏感度(Sensitivity).
要想满足分辨率方面的性能指标,要求光阻胶的敏感度控制在20mJ/cm²的剂量水平,能够满足这种要求的光阻胶并不是没有,但是这样的光阻胶要想应用到大批量生产,其难度要比人们之前想象的要高得多.
"当节距到达32nm水平或更低时,在<100mJ/cm²这种合理的剂量范围之内,不管怎么调整剂量,不论是CAR还是金属氧化物型的光阻胶都无法满足要求"
然而业界已经开发出了能在30mJ/cm²和40mJ/cm²剂量水平下工作的光阻胶.按照RLS三角形准则,光阻胶的曝光所需剂量越高,则其分辨率越高,然而由于需要的剂量数高,则曝光所需的时间也越长,因此速度更慢而影响产能.
按ASML的测试结果,剂量水平为30mJ/cm²的光阻胶,一台不使用掩膜罩的250W光源的EUV光刻机产能约为104-105wph,低于理想的125wph水平.
Levinson透露:"目前的EUV光阻胶技术水平是可以满足7nm节点制程大批量生产需要的,不过如果关键尺寸再进一步下调,我们就将陷入泥潭.下一个节点到来的时候我们可能会很麻烦,因为我们在开发低剂量光阻胶方面已经花费了太多的时间."
Levinson口中所说的太多时间,指的是5nm用20mJ/cm²曝光剂量的光阻胶开发已经花费了厂商太多的时间和金钱,而目前有关的开发仍未完成.
光阻胶的挑战难度非常之大."光阻胶的曝光剂量水平并不像我们原先所预想的那样.由于EUV随机效应的存在,要降低曝光剂量,我们需要克服很多基本物理定律相关的束缚."
Fractilia公司的高管Chris Mack介绍:"光是由光子组成,而要达到一定的曝光剂量,用来曝光光阻胶的光子数量需要处在一个平均值的范围内.然而实际上光子的数量是随时变化而非固定在一个数值不变,假如曝光剂量的水平较高,那么光子数量的少量变化并不会带来问题,但随着曝光剂量的降低,光子数量的变化就会给制程的稳定性造成越来越大的负面影响."
通常称这种现象为光子发射噪声.发射噪声是导致光刻制程中光子数量变化的主因.
实际上所有的光刻种类都会受到随机效应的影响,只不过在EUV光刻中随机效应的效果更加凸显."首先,EUV的极紫外线波长仅13.5nm,而193nm光刻是193nm,因此极紫外光光子携带的能量是193nm光线光子的14倍.这样,在曝光剂量水平同样的情况下,极紫外光光子的数量是后者的1/14."Mark介绍说:"第二,由于产能方面的需要,我们在试图使用较低的曝光剂量.这样带来的随机效应就更加明显."
光子数量的随机变化正是问题的所在.TEL公司高管Ben Rathsack介绍:"光子携带的能量虽然够大,但光子的总数量不足.这样就影响到了成像的线宽粗糙度和线边缘粗糙度.(这两个粗糙度都是用来表征实际成像图案和理想图案差别的参数)"
不仅如此,随机效应还会带来其它问题.IMEC高管Gregory McIntyre介绍:"在我们看来成像方面难度最大的挑战,是图案外形粗糙度的控制,或者说是由此导致的图像粘连,断线,孔洞消失/合并这些随机缺陷"
这样,在EUV工艺中,光刻机有时可能会出现线段,侧墙,触点等造型结构无法解析的情况,或者出现断线,触点粘连合并的问题.
光罩膜的问题
除了光阻胶,EUV光刻中的光罩体系也存在难题需要解决.当光罩开发完成后,会被发售到芯片厂后安装到光刻机中.光刻机将光线投射到光罩上,反射(透射)出的光线用于芯片上的成像.
EUV光罩的研发工作已经持续了多年,然而仍有问题等待解决.KLA-Tencor的高管Weston Sousa透露:"光罩厂商在开发EUV用光罩膜方面正在加快速度研发.挑战来自多方面的,包括光罩母版的质量问题,关键尺寸的均匀度,图像的缺陷及修复技术等等."
成本和良率也是问题."我们担心的是光罩部分"GlobalFoundries高管Patton说:"光罩本身存在缺陷,生产过程中异物进入光罩表面,也会产生图像缺陷."
根据eBeam Initiative最近的一次调查结果现实,总体来说,光罩的良率水平在94.8%,而EUV用光罩的良率则只能达到64.3%的水平.
随着节点制程的进一步收缩,光罩本身的缺陷尺寸也变得越来越小而越来越难以被发现.Intel高管Jeff Farnsworth称:"在早期生产中,缺陷标准一般会进行放宽处理.但随着产量的提升,对缺陷水平的要求便越来越高."
更要命的是,按照三星公司高管Heebom Kim透露的数字,EUV光刻所用的光罩其价格要比传统的透射型光罩高出8倍以上.不过按ASML的说法,当EUV实现大批量生产时,光罩的成本会降低到传统光罩的3倍更低一点的水平.
传统的透射型光罩和EUV所用的光罩是有较大区别的.传统透射型光罩的母板(master blank)是采用由覆盖着透明铬层的玻璃基体制成.相比之下,EUV光罩的母板则是由覆盖在基体材料上的40-50层交替镶嵌的硅/ 钼层制成.母板制成后再经过成像加工,形成最后的光罩.
光罩厂商希望达成两个理想中的目标.第一个目标是生产出无缺陷的EUV光罩产品;第二个目标是要防止可能产生缺陷的杂质沾染在光罩上.
假如在曝光刻印过程中光罩上沾染了杂质,那么杂质的影像也会投射到芯片表面形成缺陷,如此便降低了良率.
总体上看,光罩厂商在降低光罩本身缺陷方面已经有长足的进步.然而如何防止异物沾染方面则是另一番情景.这方面主要是依靠光罩膜(pellicle)来实现.
图5 光罩膜原型
就在不久之前,业界还在坚持一种看法,这种看法认为可以把EUV光刻机放在净室环境中,因此就不需要光罩膜来防止异物.不过芯片厂商们后来改变了态度,他们宣称无法保证包括EUV在内的光刻工具能够在生产中保持100%的洁净度,因此如果没有光罩膜,那么光罩将暴露在杂质之下.
于是业界便被迫开始开发EUV光罩膜.传统光罩所用的光罩膜是基于高分子聚合物材料,相比之下,根据目前唯一有生产EUV光罩膜的ASML公司透露,他们开发的EUV光罩膜是采用多晶硅材料,厚度仅50nm.在实际生产中,当光线照射到光罩膜上时,膜片的温度可能高达600-1000度的范围.
由于光罩膜本身质地较脆,再加上温度的因素,因此人们担心EUV光罩膜有可能在生产过程中发生变质,从而导致光罩乃至光刻机损坏.
目前为止,ASML只在140W光源条件下测试过光罩膜产品.至于250W光源条件下情况如何则还是未知数.
"从机械强度和应用性能方面上看,EUV光罩膜还需要克服一些挑战."Applied Materials公司高管Banqiu Wu表示:"光罩膜会吸收一部分EUV能量,这些能量将导致光罩膜温度的上升,而光罩膜由于处在真空环境下,因此也无法通过自然对流的方式来有效冷却,而由于光罩膜厚度极低,因此通过传导散热这条路也走不通."
总的来说,关于使用多晶硅来制作EUV光罩膜是否合适这部分,还存在一些不确定因素.这样,业界的口径也有稍许改变,现在他们的说法变成两种选项,一是继续等待可供大批量生产使用的光罩膜,另外一种就是不使用光罩膜进行生产.
Intel方面的表态是如果光罩膜没有就绪,就不会进行EUV大批量生产.Intel公司Farnsworth表态说:"我们正在积极推进这项事情.""
当然也有许多厂商在考虑不使用光罩膜进行生产--哪怕只是在生产的初期这么做.
理论上讲,使用EUV光刻时,厂商可以在没有光罩膜的条件下生产触点和过孔结构.GlobalFoundries的高管Patton表示:"这些结构不需要光罩膜,因为相关的尺寸相比之下很小,因此因杂质粘附造成缺陷的风险也更小."
不过即使EUV光刻机本身洁净度符合要求,仍有可能会发生杂质颗粒附着在光罩上的情况.
因此如果厂商准备在不使用光罩膜的条件下生产,就需要在生产中插入更多的光罩检测工序和光罩清洁工序. GlobalFoundries的高管Levinson表示:"我们会采取一切必要的措施来加强缺陷检验,但这么做真的很痛苦,因此我们需要好的光罩膜解决方案."
在研发实验室里,厂商们正在努力研发下一代光罩膜以及与光罩有关的相关新技术.可以确定的是,EUV光阻胶的开发方面也存在也迫切的需求,最后,别忘了光源功率部分也需要实现持续的提升.
这些问题会一起爆发出来吗?看来只有时间才能告诉我们答案,也许这便是充满传奇色彩的EUV光刻技术发展过程中的现实一面.
