林洁馨 杨发顺 马奎 唐昭焕 傅兴华
摘 要： 二维功率MOSFET器件的漏极持续电流是一个受限于封装形式和芯片设计的极限参数，传统分析方法是通过器件的最大耗散功率对其进行评估。基于三维集成技术的功率MOSFET器件，散热路径热阻难于精确确定，故提出一种针对三维集成功率MOSFET器件，以晶格自加热效应为基础的漏极持续电流分析方法，并以一颗开关工作状态下的100 V功率VDMOS器件为研究对象，在正向设计阶段分析了功率VDMOS器件漏极持续电流的导通偏置条件。最后通过流片结果验证了该方法的可行性。
关键词： 漏极持续电流； 三维集成； 自加热效应； 导通偏置条件
中图分类号： TN722.7+3?34； TN104.2?34 文献标识码： A 文章编号： 1004?373X（2016）24?0137?04
Analysis method of drain sustained current of 3D power MOSFET
LIN Jiexin， YANG Fashun， MA Kui， TANG Zhaohuan， FU Xinghua
（College of Big Data and Information Engineering， Guizhou University， Guiyang 550025， China）
Abstract： The drain sustained current of 2D power MOSFET is an absolute parameter limited by encapsulation mode and chip design， and is evaluated by the traditional analysis method via the maximum dissipation power of devices. It is difficult to determine the accurate thermal dissipation resistance of the power MOSFET based on 3D integration technology， so a drain sustained current analysis method based on the lattice self?heating effect is proposed for the 3D integration power MOSFET. A 100 V power VDMOS working at switching state is taken as the research object to analyze the breakover bias conditions of the drain sustained current of the power VDMOS in forward design phase. The feasibility of the method was verified by stream chip results.
Keywords： drain sustained current； 3D integration； self?heating effect； breakover bias condition
功率MOSFET器件作为电力电子设备中的主要元件之一，广泛地应用于各种高速开关电路、开关电源、高功率放大电路、电力转换电路、电机变频调速、控制电路与功率负载之间的开关电路等[1]。目前，高可靠功率MOSFET器件的制作工艺仍然以平面集成工艺为主，器件面积将随着电流容量的增大而增大，而且随着集成度的提高，信号延迟时间及互连线功耗也将越来越大。2007年，国际半导体技术蓝图（ITRS）提出三维集成将成为克服信号延迟导致“布线危机”的关键技术[2]。将多层平面功率MOSFET芯片堆叠起来，通过硅通孔（Through Silicon Via，TSV）来实现各层之间的互连，在保证芯片面积不变的前提下提高芯片上的电流容量，但由于堆叠层间介质材料的热导率很低，成为了散热的瓶颈，而且功率MOSFET器件在给负载提供尽可能大的输出功率的同时自身也消耗了很大的电能，消耗的电能将转变为热量，如果这些热量不能及时、有效地散发出去，器件有源区温度将急剧上升甚至超过最高结温。根据Arrhenius法则，元器件的管芯温度每升高10 ℃，其失效率将增大1倍左右[3]。因此为了降低散热路径的热阻，在芯片中嵌入一定数量的硅通孔作为散热通道，可有效解决器件发热造成的可靠性问题。本文针对三维集成功率MOSFET的散热问题，提出了一种针对封装形式及散热路径热阻未知情况下，能有效地评估功率MOSFET器件漏极持续电流的分析方法，根据漏极持续电流的工作偏置条件评估器件的最大功率损耗，从而确定散热路径的热阻，最后以一款100 V功率VDMOS器件为研究对象，在正向设计阶段对功率VDMOS器件的漏极持续电流进行分析和确定，并通过流片测试结果验证了该方法的可行性。
1 功率MOSFET器件漏极持续电流分析
1.1 二维功率MOSFET漏极持续电流的分析方法
由于功率器件在工作时自身也会消耗一定的电能，把单位时间内器件消耗的电能称为器件的功率损耗，这部分损耗主要转换为热量，导致器件有源区的温度升高，从而产生了散热的需求。把单位时间内通过散热路径散发出去的热量称为耗散功率，当器件的功率损耗和耗散功率达到平衡时，器件有源区的温度保持恒定不再上升，器件达到热平衡状态[4]。功率MOSFET器件漏极持续电流的传统分析方法步骤如下：
（1） 根据器件的封装形式得到器件节点到底座的热阻Rth，例如：常用的封装形式TO220，Rth等于1.52 ℃/W，然后根据公式（1）计算器件的最大直流耗散功率Pmax：
式中：Tj是器件的最大工作结温，由器件本身的晶体材料决定，通常硅材料取175 ℃；Tmb是环境温度，一般取25 ℃。
（2） 由于功率MOSFET器件的安全工作区（SOA）按照信号占空比可分为直流SOA、重复脉冲SOA以及单脉冲SOA，且直流时的安全工作区域最窄，故器件能在直流条件下正常工作则在其他条件下也能正常工作[5]。直流SOA的工作条件相当于信号占空比为1，故此时的功率损耗可用下式计算：
式中，IDS为漏极持续电流，则直流功率损耗P最大，导通电阻Ron由器件流片测试结果所得，它是一个关于器件结温的函数，温度越高，导通电阻越大。
（3） 当器件有源区的温度达到最大工作结温Tj，且达到热平衡状态时，器件的最大功率损耗P等于最大直流耗散功率Pmax。则MOSFET器件的漏极持续电流可用式（3）计算：
由传统方法分析所得的漏极持续电流是一个基于封装形式限制的最大结温电流，仅适用于二维功率MOSFET器件。
1.2 三维功率MOSFET漏极持续电流的分析方法
基于三维集成技术的功率MOSFET器件，每一个堆叠层仍是平面工艺制作的器件层，但堆叠层间存在热传导率较低的绝缘介质层，所以三维功率MOSFET器件的散热不仅要通过外部的强制散热，还要通过内部嵌入的散热通孔进行内部热疏导，故芯片内部散热路径热阻会与堆叠层数、散热通孔的个数、散热通孔的尺寸等因素相关，不能通过传统的分析方法评估功率MOSFET器件的漏极持续电流，故提出了一种在晶格自加热效应条件下对漏极持续电流进行评估的分析方法。由于功率MOS器件通常工作在大电流下，且堆叠层间绝缘介质层的存在，器件内部热积聚严重，产生了自加热效应。高温工作条件下，晶格自加热效应对MOSFET器件的电学参数影响是十分严重的。 当MOSFET器件的栅源电压一定时，漏极电流将引起有源区温度升高，晶格散射增强，载流子迁移率下降，漏极电流会随着结温的升高而减小；同时结温升高会导致导通电阻增大，在-50～150 ℃的范围下，Ron与温度成线性关系[6]如下：
式中，α是一个与工艺相关的参数，一般当功率MOSFET的BVDS小于200 V时，α取1.5，当功率MOSFET的BVDS大于300 V时，α取2.5。因此，功率MOSFET器件的功率损耗是一个关于温度的复杂函数，无法确定器件的最大功率损耗。
基于晶格自加热效应漏极持续电流的分析步骤如下：
（1） 找出功率MOSFET器件的零温度系数（ZTC）点[7]。功率MOSFET器件都有一个ZTC点，当漏极电流低于ZTC点对应的漏极电流时，漏极电流具有正温度系数，存在热逃逸风险；当漏极电流高于ZTC点对应的漏极电流时，漏极电流具有负温度系数，热稳定性好；在大电流应用中，一定要保证功率MOS器件正常工作时输出的漏极电流存在负温度系数区。
（2） 找出功率MOSFET器件得到漏极持续电流的导通偏置条件。首先设置栅源偏置电压，该电压要大于ZTC点对应的栅源电压，保证MOSFET器件的漏极电流在负温度系数区域，但该电压又不能太大，否则器件易发生准饱和效应[8]；然后在自加热模型下设置漏源偏置电压，采用逐步增加漏源电压的方式，随着漏极电流的增大，器件有源区温度升高，当结温达到0.8Tj左右时，所加漏源电压即为最大漏源偏置电压。根据业界工程经验，硅基MOS器件选择150 ℃比较保险，用结温为150 ℃时的漏源电压来确定硅基MOS器件的漏极持续电流比较合理[9]。
（3） 验证步骤（2）中设置的导通偏置条件的合理性，在自加热模型下逐步增加栅源电压的持续导通时间，直到导通时间略高于100 ms。通常认为导通时间大于100 ms后，栅源电压为直流应用，即信号占空比[10]相当于为1。随着栅源电压导通持续时间的增加，器件结温继续升高，当导通时间为100 ms时，器件结温必须低于最大工作结温Tj，否则降低步骤（2）中所得到的最大漏源偏置电压。通常业界设定硅基MOS器件的最大工作结温为175 ℃，即器件失效温度，保证持续导通时间略高于100 ms后，器件结温低于失效温度。
（4） 选择漏极持续电流最大时的导通偏置条件。在Tmb=25 ℃条件下，对步骤（2）得到的多组导通偏置条件下的器件漏极电流进行评估，找出漏极持续电流最大时的导通偏置条件。
2 功率VDMOS器件漏极持续电流的分析
2.1 实验分析
由于三维功率VDMOS器件的堆叠层也是平面工艺制作，故使用TCAD工具建立了VDMOS仿真元胞，元胞大小为24 μm×1 μm，其中多晶硅栅间距为12 μm，多晶硅栅长12 μm，使用Silvaco软件进行二维仿真，默认元胞宽度为1 μm。根据功率VDMOS器件的ZTC和发生准饱和效应的最小栅源电压，如图1、图2所示。
图1中ZTC点对应的栅源电压是6.3 V，图2中开始发生准饱和效应的最小栅源电压约为12 V，在6.3～12 V间选择栅源偏置电压，实验中分别设置栅源偏置电压为7 V，8 V，9 V，10 V，11 V，12 V，然后漏源电压以步长0.1 V逐渐增到4 V，当器件温度升到150 ℃时对应的漏源电压分别为2.1 V，1.92 V，1.89 V，2.0 V，1.9 V，1.96 V；然后在对应的导通偏置条件下改变栅源电压的持续导通时间分别为10 ns，100 ns，1 μs，10 μs，100 μs，1 ms，10 ms，100 ms时元胞内的温度未超过失效温度；最后在温度为25 ℃条件下对上述6组导通偏置条件的漏极电流进行了仿真，结果见表1，可见在导通偏置条件为VGS=10 V，VDS=2 V时，单位面积的漏极持续电流最大。
图3是VGS=10 V时，漏源电压以步长0.1 V逐渐增到4 V时元胞内的温度变化情况，图3中当VDS=2 V时，结温达到423 K。然后根据VDMOS器件的截止频率，当器件的导通偏置条件为VGS=10 V，VDS=2 V时，图4是改变栅源电压的持续导通时间分别为10 ns，100 ns，
1 μs，10 μs，100 μs，1 ms，10 ms，100 ms时元胞内的温度变化情况，图4中最高温度为438 K，未超过失效温度。
根据基于晶格自加热效应漏极持续电流的分析方法所得到的导通偏置条件VGS=10 V，VDS=2 V，分别在温度为298 K，348 K，398 K，423 K下对漏极电流、导通电阻、开关断时间进行了仿真分析，结果见表2。从表2可知，一般功率MOS器件的开关断时间很短，开关损耗在功率损耗中的比重很小，采用信号占空比为1的方式评估最大功率损耗是可行的。
由于VDMOS器件是由数以万计的元胞并联组成，若设计的VDMOS器件的目标导通电阻为140 mΩ，则器件有效面积S=Ron·sp（150 ℃）÷目标导通电阻≈0.094 9 cm2，则VDMOS器件包含395 238个仿真元胞。于是得到最大的漏极持续电流IDS≈30.8 A，由式（2）得最大功率损耗P≈133 W，有效散热路径热阻Rth≤1.13 ℃/W，则在设计三维功率MOS器件的内部散热时，必须保证离热沉最远的堆叠层到热沉的散热路径热阻小于1.13 ℃/W，从而当堆叠层厚度、散热通孔深宽比一定时可确定散热通孔的个数。
2.2 流片测试分析
根据仿真元胞尺寸设计的100 V功率VDMOS器件进行了3批次的工艺流片。并随机抽取了10个圆片在VGS=10 V，VDS=2 V条件下对漏极持续电流及导通电阻进行了测试，测试数据见图5、图6。
从图5、图6中的数据可以看出，流片测试结果与仿真数据在工艺容差允许范围内，因此实验中提出的漏极持续电流分析方法是可行的。
3 结 语
本文针对基于三维集成技术的功率MOS器件在封装形式未知及散热路径热阻不确定情况下，提出了一种以晶格自加热效应为基础的功率MOS器件漏极持续电流的分析方法，并以功率VDMOS器件为研究对象，在正向设计阶段，基于晶格自加热效应对漏极持续电流进行了分析。结果表明，仿真结果能很好地反映测试结果，以晶格自加热效应为基础的功率MOS器件漏极持续电流的分析方法对功率MOS器件及三维功率MOS器件的热可靠性管理都具有一定的指导意义。
注：本文通讯作者为傅兴华。
参考文献
[1] 马奎.智能功率半导体器件研究[D].贵阳：贵州大学，2013.
[2] RAMM P， KLUMPP A， WEBER J， et al. 3D system?on?chip technologies for more than Moore systems [J]. Microsystem technologies， 2010， 16（7）： 1051?1055.
[3] ARIK M， PETROSKI J， WEAVER S. Thermal challenges in the future generation solid state lighting applications light emitting diodes [C]// Proceedings of 2002 IEEE Eight Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems. US： IEEE， 2002： 113?120.
[4] 王赋攀，杨鹏.MOSFET功率开关器件的散热计算[J].通信电源技术，2005，22（1）：31?33.
[5] 陈星弼.功率MOSFET与高压集成电路[M].南京：东南大学出版社，1990：170?180.
[6] SUMITOMO Y， NIWA K. Semiconductor silicon [R]. US： Electrochem Society， 1977.
[7] 英飞凌半导体公司.VDMOS器件数据手册[EB/OL].[2014?04?23].http：//www.intersil.com.
[8] 杨发顺.基于超结结构的功率器件的研制[D].贵阳：贵州大学，2011.
[9] 王守武.VDMOS场效应晶体管应用手册[M].北京：科学出版社，1990：5.
[10] 恩智浦半导体公司.功率MOSFET数据手册[EB/OL].[2015?07?27].http：//www.nxp.com.
