王飞

[摘 要]随着电子设备结构和功能的日益复杂，对其内部使用的数字信号处理系统在体积和功耗方面提出了更高的要求。结合以上背景，设计了一种体积小、功耗低的通用数字信号处理系统。该系统利用DSP配合FPGA为硬件架构，以TMS320VC5509ADSP为数据处理核心，通过FPGA对USB、ADC和DAC等外围设备进行控制，并可实现频谱分析、数字滤波器等数字信号处理算法。

[关键词]数字信号处理；低功耗；研究

中图分类号：N945 文献标识码：A 文章编号：1009-914X（2016）08-0312-02

随着计算机技术和电子技术的高速发展，数字信号处理理论和方法已成为众多研究领域的重要研究基础。然而，数字信号处理系统功能日益齐全，结构也越来越复杂，导致其体积和功耗不断增加，对电子设备的运行造成了严重的影响。因此，减小数字信号处理系统的体积和功耗，对降低整个电子系统的运营成本、提高系统可靠性具有重要意义。

一、系统主要功能和技术指标

1）模拟信号的产生，包括正弦波、方波、三角波、锯齿波以及带有高频正弦分量的上述波形；

2）信号的采集，包括模拟信号、语音信号等；

3）频谱分析、数字滤波等常用数字信号处理算法的实现；

4）与主控计算机之间进行数据与命令互传。

根据系统功能要求，同时考虑系统通用性和扩展性要求，制定数字信号处理系统技术指标为：

1）低功耗DSP芯片TMS320VC5509为主控器，配合FPGA芯片，完成系统控制，并实现FFT变换、滤波器等数字信号处理算法；

2）系统具有外设通用扩展接口，能够根据实际需求完成二次开发；

3）具有2通道信号发生功能：精度：12bits/8bits可调，速率：100k/s，电压范围：±5V；

4）具有2通道数据采集功能：精度：12bits/8bits可调，速率：最大500kSa/s，电压范围：±5V；

5）支持语音信号采集、处理和回放功能；

6）平台通过USB接口与上位机进行通信，接口符合USB2.0标准。

二、硬件设计

1、总体设计

根据系统功能和技术指标要求，确定硬件总体结构，如图1所示。

如图1所示，系统主要由3部分组成：FPGA控制电路、数字信号处理单元以及外设电路。FPGA进行电路接口时序控制和数据缓冲；数字信号处理单元主要完成数字信号处理功能；外设电路包括USB接口电路、信号发生与采集电路以及语音信号控制电路。系统具体工作流程为：

1）通过上位机程序界面选择数字信号处理功能，将控制命令通过USB接口发送给FPGA；

2）FPGA接收USB发送的控制命令，并传送给DSP，按照相关指令，控制硬件通过数据采集通道和语音输入通道获得待处理数据；

3）DSP按照命令进行相应数据处理；

4）DSP将处理后的数据传给FPGA，FPGA通过USB接口返回给上位机，如果需要通过硬件设备输出，则控制设备输出处理后的信号；

5）上位机程序显示处理结果，并与仿真结果比对。

2、数字信号处理单元

2.1DSP最小系统设计

综合分析片上资源、通用化程度和开发的难易程度，数字信号处理器选择了TI公司的C55x系列的TMS320VC5509A，一种高性能定点型数字信号处理芯片。它包含2个17×17乘法器，12组独立总线，片上存储器为128K×16bit，其中包括64KBytes的双端口RAM（DRAM）和192KBytes的单端口RAM（SARAM），外设接口包括3个多通道缓存串口（McBSP）和6个DMA通道。具有低功耗、封装小、价格低等优点。在本系统中，DSP负责所有的运算，是数字信号处理的硬件基础，其最小系统是整个硬件系统的关键部分。DSP最小系统的设计直接关系到仿真器能否顺利连接、程序能否正常下载等关键问题。其主要由DSP、程序下载配置电路、时钟电路、复位电路、供电电路和外部扩展程序存储器电路组成。

2.2程序存储器设计

TMS320VC5509A内部没有非易失性存储器，因此，要实现系统程序脱离仿真环境独立运行，需要在片外扩展Flash、EPROM或者通过USB接口从上位机下载程序。在系统上电复位后，DSP的引导加载器把应用程序从外部存储器或上位机中引导到DSP芯片内RAM单元或外部扩展RAM中运行。TMS320VC5509A自带的Bootloader程序支持11种引导模式，引导模式的选择是通过4个模式选择引脚BOOTM0～3完成的。考虑到使用的方便性和节约系统电路板空间，本设计选用串行E2PROM引导模式，外扩Flash作为DSP的程序存储器。

Flash通过McBSP0（配置为SPI）与TMS320VC5509A连接。AT25F1024是一款应用广泛的高性能1Mbits串行SPI闪存，接口简单、体积小，可以满足要求。

3、外设电路设计

3.1USB通信接口设计

综合考虑系统电路板的面积和实现的难易程度，本设计采用Cypress公司的EZ-USB FX2LP系列中的CY7C68013A实现USB接口。CY7C68013A是世界上第一款集成USB 2.0协议的微处理器接口控制芯片，支持12Mbps的全速以及480Mbps高速传输。其集成有16KB的片内RAM、增强的8051微处理器、16位并行地址总线、8位数据总线、I2C总线、双串口、4KFIFO的可配置存储器以及通用可编程接口、智能串行接口引擎和USB2.0收发器。

CY7C68013A提供Slave FIFO和GPIF 2种接口模式，Slave FIFO模式是从机模式，外部控制器可以像对普通FIFO存储器一样对其多层缓冲FIFO存储器进行读写；GPIF模式是主机模式，可以由软件设置读写的控制波形，灵活性很大。为了减小开发难度，本设计采用SlaveFIFO模式，在这种模式下，与FPGA之间的控制信号如图2所示。FPGA通过改变FIFOADR引脚电平，对其内部FIFO进行选择，并通过读取CY7C68013A的FIFO状态引脚电平，来判断何时读取FIFO以及是否可以向FIFO写入数据。

3.2信号发生电路设计

信号发生模块由数/模转换电路，滤波电路以及偏置放大电路组成。为了满足设计精度和速率要求，并节约电路板空间，数/模转换芯片采用AD公司的12位串行数/模转换器AD5320。AD5320为单电源供电，具有轨至轨输出能力，参考源来自于外部电源电压，片上集成输出缓冲放大器，配合后置放大电路可实现双极性输出，采样速率最大为125kHz。

采用运算放大器AD820AR实现差分电路，将AD5320输出的模拟信号与参考电压做差分，将单极性输出转化为双极性，输出范围为±3V，输出电压与输入二进制代码的转换关系为：

VOUT=VDD×（2D/4096-1）（1）

滤波电路采用可程控的集成低通滤波器，滤波器选择目前应用比较广泛、控制电路简单的8阶低通椭圆开关电容滤波器MAX293，该滤波器可单/双电源供电，可程控转角频率范围0.1Hz～25kHz，过渡比fs/f0=1.5，时钟频率对转角频率的比为100∶1，即fosc=100f0，FPGA根据输出信号频率改变MAX293的时钟fosc来控制其转角频率，从而实现滤波。

放大电路采用差分比例运算电路，放大器反相输入端接偏置电路，通过调节电位器来提供直流偏置，以消除滤波器产生的直流偏置电压。

3.3信号采集电路设计

选择模/数转换芯片时考虑的主要2个指标是转换速率和转换精度。根据技术指标要求，本设计选用AD公司的低功耗、四通道同步采样、12位分辨率模/数转换器AD7864。AD7864为+5V单电源供电，参考电压+2.5V，其内部带有参考电源，也允许外部输入。时钟可由内部时钟或外部时钟提供，由INT*/EXT CLK引脚电平决定。在使用内部时钟条件下，单通道采样率最高可以达到500kHz。输入范围为±10V或±5V可选，输出数据编码为二进制补码。电路图如图4所示，本设计采用一二通道输入、内部参考源、内部时钟、输入电压范围±5V。另外，为了增加输入信号的驱动能力，提高输入阻抗，降低输出阻抗，在A/D前端设计增加了射随电路。

本文简单针对体积小、低功耗、成本低的数字信号处理系统设计进行了分析，该系统可以实现信号发生、采集，语音信号处理等多种功能，同时可以实现多种数字信号处理算法，并可采用通用USB接口实现与主计算机数据和命令的互传。使用通用计算机作为控制平台，操作简便，处理结果直观，而且可以与仿真结果对比分析。

参考文献

[1]吴强，任琳，张杰，李昂.快速归一化互相关算法及DSP优化实现[J].电子测量与仪器学报.2011（06）.

[2]杨娟娟，黄乡生，宋大杰，宁星.基于TMS320VC5509A的图像采集处理系统[J].国外电子测量技术.2011（06）.